华为半导体业务总裁何庭波在中科院科技论文预发布平台ChinaXiv上线《面向多层级电子系统的时间缩微理论》V2版本，这是「韬（τ）定律」自5月25日正式发布后首次重大内容更新，补充工程细节和实测数据。
韬定律提出以「时间缩微」替代「几何缩微」，以系统性降低时间常数（τ）为目标，通过「逻辑折叠」等创新技术，持续压缩信号传播时延，不断提升电晶体密度。这是大陆在全球半导体领域首次提出或能指导产业发展的新原则。
陆媒「快科技」分析V2版本的三个重点。一是将原有零散论述整合为完整内容，新增τ分层时空模型、LogicFolding逻辑折叠架构、键合界面截面、Unified Bus互连架构、Hi-ONE光引擎等核心技术的原理示意图与实物剖面图。
二是公开麒麟2026与基准晶片麒麟9030 Pro的电压、工作频率、归一化功耗、晶片面积、功率密度等关键参数，用量产晶片的实际性能表现验证韬定律的实际应用效果。
三是明确不同应用场景的技术迭代节点，在移动端场景补充了TSV从顶层金属下移至M6层、多有源层堆叠等中长期演进路径，给出了可落地的技术规划节奏。
清华大学合聘教授阙志克日前指出，由于无法使用先进的半导体制造工艺，华为不得不寻求替代方案来降低导线延迟对先进晶片的性能影响，结果创建出以现有封装设备、实现三维晶片的逻辑折叠技术。
