美商应用材料近日推出两款晶片制造系统，专为打造全球最先进逻辑晶片中的最微小特征结构而设计。这些技术透过原子级的精度控制材料沉积，协助晶片制造商打造更快速、节能的电晶体，以支持全球 AI 基础建设的扩张。
应材表示，随著 AI 运算需求急速攀升，半导体产业正不断突破微缩极限，致力于提升处理器晶片中数千亿个电晶体的能源效率表现。为因应这项挑战，全球领先的逻辑晶片制造商正于 2 奈米及更先进节点导入全新的环绕式闸极电晶体。转向环绕式闸极技术能在相同功耗下实现更高效能，但相对也大幅提升制程复杂度。在环绕式闸极电晶体内部打造复杂的 3D 结构需要超过 500 道制程步骤，其中许多步骤需要采用全新的材料沉积技术，在趋近单一原子尺度的容许误差范围内，达到制程精准度、重复性与控制的严格要求。
应材发表的两款晶片制造系统，透过材料创新实现环绕式闸极电晶体中最复杂的结构。这些新技术可沉积金属与绝缘介电材料，两者皆是影响先进晶片效能与能源效率的关键材料。
应材半导体产品事业群总裁帕布‧若杰（Prabu Raja）表示：「我们的产业正进入一个快速且非线性变化的阶段，单靠传统微影晶片微缩技术已不再足够。在最先进的埃米级逻辑节点，材料已成为决定效能与功耗的核心。应材凭借在材料工程领域的深厚领导地位，这些沉积系统将协助客户实现关键电晶体技术转折，进而为AI 运算发展蓝图奠定关键基石。」
应材表示，新一代 AI 图形处理器（GPU）预计可在邮票大小的尺寸内整合超过 3000 亿个电晶体。若缺乏适当的隔离，电子便容易扩散至邻近电晶体，进而产生寄生电容。这是一种电晶体间非预期的电子拖曳，会导致讯号传递减慢、耗能增加，并降低晶片的效能功耗比。
在先进电晶体架构中，浅沟槽隔离（Shallow Trench Isolation, STI）技术用于电性上分隔相邻电晶体。透过在电晶体之间的表面蚀刻出沟槽，再填入氧化矽等绝缘介电材料，将电荷限制于特定区域，防止漏电。然而这些狭窄的隔离沟槽是环绕式闸极元件中最微小的结构之一，使得在大规模量产中维持隔离品质成为挑战。这些沟槽形成后，晶片还需经历许多后续制程步骤。随著制程推进，这些步骤会逐步耗损氧化矽隔离材料，进而对整体晶片效能造成负面影响。
